用戶名: 密碼: 驗證碼:

聯(lián)發(fā)科EDA工具導(dǎo)入AI 加速IC設(shè)計開發(fā)時程

摘要:聯(lián)發(fā)科技攜手臺大電資學(xué)院及至達科技的研究成果,日前入選國際積體電路設(shè)計自動化 (EDA) 工具研究領(lǐng)域最具影響力、歷史最悠久的電子設(shè)計自動化會議 (ACM/IEEE Design Automation Conference, DAC),將于七月于大會上發(fā)表,并為大會首屆的宣傳論文(Publicity paper)。

 ICC訊  聯(lián)發(fā)科技攜手臺大電資學(xué)院及至達科技的研究成果,日前入選國際積體電路設(shè)計自動化 (EDA) 工具研究領(lǐng)域最具影響力、歷史最悠久的電子設(shè)計自動化會議 (ACM/IEEE Design Automation Conference, DAC),將于七月于大會上發(fā)表,并為大會首屆的宣傳論文(Publicity paper)。論文提出多目標(biāo)強化學(xué)習(xí)的芯片擺置設(shè)計法,彈性超越Google之前于Nature期刊發(fā)表的演算法,更適用于多目標(biāo)如功耗、效能和面積的芯片設(shè)計最佳化,可能夠在降低開發(fā)成本、縮短開發(fā)時間、提升芯片性能等方面發(fā)揮效用,該技術(shù)已商用在聯(lián)發(fā)科技行動通訊的天璣(Dimensity)系列,也會廣泛運用在其他產(chǎn)品線上。

  聯(lián)發(fā)科技、臺大電資學(xué)院及至達科技合作成果將于國際頂尖會議DAC發(fā)表

  EDA(Electronic Design Automation)工具是芯片設(shè)計規(guī)模增加與制程復(fù)雜度攀升之下不可或缺的工具,主要在把電路系統(tǒng)的復(fù)雜問題轉(zhuǎn)換成數(shù)學(xué)或邏輯模型,再利用演算法解決問題。隨著需求日益增加,EDA正逐漸邁向人工智慧新時代,全球知名企業(yè)早已紛紛投入大量資源進行研發(fā),Google為此在Nature期刊發(fā)表的演算法甚至在內(nèi)部發(fā)生受矚目的路線之爭,足見其受重視程度。聯(lián)發(fā)科技與臺大電資學(xué)院以及至達科技協(xié)同合作,發(fā)表《運用強化學(xué)習(xí)達到靈活的芯片擺置設(shè)計(Flexible Chip Placement via Reinforcement Learning)》論文,為人工智慧結(jié)合EDA技術(shù)開啟了新篇章。把AI技術(shù)應(yīng)用在IC設(shè)計上,可最佳化解決方案,超越以人工方式達到功率、性能和面積的效益,大幅縮短IC設(shè)計時程,帶動EDA向智慧化發(fā)展。

  聯(lián)發(fā)科技芯片設(shè)計研發(fā)本部群資深副總經(jīng)理蔡守仁表示,聯(lián)發(fā)科技追求技術(shù)領(lǐng)先,光去年就投入960億元臺幣于前瞻技術(shù)研發(fā),并長期與國際頂尖大學(xué)及學(xué)者合作投入前瞻領(lǐng)域研究。聯(lián)發(fā)科技跨足尖端技術(shù),也因此在既有的EDA工具外,選擇運用AI輔助特定環(huán)節(jié)的芯片設(shè)計,幫助設(shè)計人員提高效率并自動執(zhí)行最佳化任務(wù),讓智慧化的EDA工具變成工程師的好助手。此次自研的方法讓聯(lián)發(fā)科技天璣(Dimensity)系列產(chǎn)品在功率、性能、芯片面積及時程PPAS (Power/Performance/Area/Schedule) 等指標(biāo)條件達到比傳統(tǒng)方式更好的成果,也推動AI的研究及應(yīng)用在IC設(shè)計上更為普及。

  此次聯(lián)發(fā)科技攜手合作伙伴,提出用于先進制程,且融合 AI 和傳統(tǒng) EDA的純無人芯片擺置方案,能按照電路設(shè)計者的偏好自動設(shè)計出相對應(yīng)的電路,顛覆過往必須由設(shè)計者手動適應(yīng) EDA工具的流程,釋放設(shè)計者更多的創(chuàng)作力,將 EDA 工具的潛力往前推進一大步。

  本次成果除了合作伙伴的參與外,聯(lián)發(fā)科技及其集團轄下的前瞻技術(shù)研究單位聯(lián)發(fā)創(chuàng)新基地(MediaTek Research)在基礎(chǔ)與應(yīng)用研究并重之下,持續(xù)探索AI運用突破與創(chuàng)新機會,打入國際級研究領(lǐng)域行列。計算機協(xié)會(ACM)暨電機電子工程師學(xué)會(IEEE)合辦的電子設(shè)計自動化會議是電子設(shè)計自動化領(lǐng)域最頂尖的國際研討會,今年已邁入第 59 屆,是芯片系統(tǒng)設(shè)計領(lǐng)域最重要的年會。每一篇投稿的論文,都需經(jīng)過非常嚴(yán)謹(jǐn)?shù)膶彶槌绦颍哂袕V泛而深遠(yuǎn)的國際影響力,論文平均接受率僅約兩成出頭,今年獲選大會首屆的宣傳論文低于5%,而聯(lián)發(fā)科技在過去五年即有九篇論文入選,是臺灣惟一有論文獲選在DAC發(fā)表的企業(yè)。

內(nèi)容來自:新電子
本文地址:http://m.3xchallenge.com//Site/CN/News/2022/05/17/20220517020102298604.htm 轉(zhuǎn)載請保留文章出處
關(guān)鍵字: 聯(lián)發(fā)科 EDA
文章標(biāo)題:聯(lián)發(fā)科EDA工具導(dǎo)入AI 加速IC設(shè)計開發(fā)時程
【加入收藏夾】  【推薦給好友】 
1、凡本網(wǎng)注明“來源:訊石光通訊網(wǎng)”及標(biāo)有原創(chuàng)的所有作品,版權(quán)均屬于訊石光通訊網(wǎng)。未經(jīng)允許禁止轉(zhuǎn)載、摘編及鏡像,違者必究。對于經(jīng)過授權(quán)可以轉(zhuǎn)載我方內(nèi)容的單位,也必須保持轉(zhuǎn)載文章、圖像、音視頻的完整性,并完整標(biāo)注作者信息和本站來源。
2、免責(zé)聲明,凡本網(wǎng)注明“來源:XXX(非訊石光通訊網(wǎng))”的作品,均為轉(zhuǎn)載自其它媒體,轉(zhuǎn)載目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點和對其真實性負(fù)責(zé)。因可能存在第三方轉(zhuǎn)載無法確定原網(wǎng)地址,若作品內(nèi)容、版權(quán)爭議和其它問題,請聯(lián)系本網(wǎng),將第一時間刪除。
聯(lián)系方式:訊石光通訊網(wǎng)新聞中心 電話:0755-82960080-168   Right