如何制造一個(gè)光子集成電路(PIC)芯片？

  光子學(xué)是未來的賦能技術(shù)之一。光是宇宙中最快的信息載體，并且可以在傳輸這些信息的同時(shí)比電信號耗散更少的熱量和能量。因此，光子學(xué)可以極大地提高通信網(wǎng)絡(luò)的速度、覆蓋范圍和靈活性，并應(yīng)對不斷增長的更多數(shù)據(jù)的需求。而且，它將以較低的能源成本做到這一點(diǎn)，減少互聯(lián)網(wǎng)的碳排放。同時(shí)，快速高效的光子信號在醫(yī)療設(shè)備、汽車激光雷達(dá)、農(nóng)業(yè)和食物診斷等方面的傳感和成像應(yīng)用中具有巨大潛力。

  鑒于其重要性，我們想解釋一下光子集成電路(PIC)，即實(shí)現(xiàn)所有這些應(yīng)用的芯片是如何制造的。

  設(shè)計(jì)一個(gè)PIC芯片

  設(shè)計(jì)PIC的過程，是將最初的應(yīng)用概念轉(zhuǎn)化為可制造的功能性光子學(xué)芯片。在2018年OFC會議的一個(gè)簡短課程中，來自根特大學(xué)的Wim Bogaerts總結(jié)了典型的PIC設(shè)計(jì)過程，我們將在本文中介紹這些步驟。

圖1：PIC設(shè)計(jì)流程中的步驟

  1、概念和規(guī)格。我們首先要定義芯片中的內(nèi)容。芯片架構(gòu)師通常會花時(shí)間與客戶溝通，了解客戶希望通過芯片實(shí)現(xiàn)什么，以及芯片的所有使用條件和情況。在這些對話之后，芯片應(yīng)用概念成為一套具體的規(guī)格，并傳遞給芯片設(shè)計(jì)的團(tuán)隊(duì)。這些規(guī)格將設(shè)定PIC設(shè)計(jì)的性能指標(biāo)。

  2、設(shè)計(jì)功能。在確定了規(guī)格后，設(shè)計(jì)團(tuán)隊(duì)將開發(fā)一個(gè)原理電路圖，以捕捉PIC的功能。這張圖被分成幾個(gè)功能塊：其中一些可能已經(jīng)存在，另一些可能需要建造。這些模塊包括激光器、調(diào)制器、檢測器和其他能夠以某種方式操縱光的部件。

  3、設(shè)計(jì)仿真。制作一個(gè)芯片需要花費(fèi)大量的金錢和時(shí)間。面對這樣的風(fēng)險(xiǎn)，芯片設(shè)計(jì)的一個(gè)基本要素是準(zhǔn)確預(yù)測芯片制造后的行為。功能塊被放置在一起，并使用各種物理模型和模擬工具對它們的行為進(jìn)行模擬。設(shè)計(jì)團(tuán)隊(duì)經(jīng)常使用一些不同的模擬方法來減少制造后的故障風(fēng)險(xiǎn)。

  4、設(shè)計(jì)布局?，F(xiàn)在，設(shè)計(jì)團(tuán)隊(duì)必須將功能芯片原理圖轉(zhuǎn)化為可制造的適當(dāng)設(shè)計(jì)布局。布局由層、元件位置和代表實(shí)際制造步驟的幾何形狀組成。團(tuán)隊(duì)使用軟件將這些功能轉(zhuǎn)化為要制造的幾何圖形，對于最棘手的位置和幾何形狀的決定需要人工干預(yù)。

  5、檢查設(shè)計(jì)規(guī)則。每個(gè)芯片制造廠都會有一套自己的制造規(guī)則。在這個(gè)步驟中，設(shè)計(jì)團(tuán)隊(duì)要驗(yàn)證布局是否符合這些規(guī)則。

  6、驗(yàn)證設(shè)計(jì)功能。這是一個(gè)最后的檢查，以確保布局實(shí)際上是按照最初的電路原理圖來執(zhí)行的。布局過程通常會導(dǎo)致新的元件放置和寄生效應(yīng)，這些都是在最初的電路原理圖中沒有考慮的。這些測試可能需要設(shè)計(jì)團(tuán)隊(duì)重新審視以前的功能或布局原理圖步驟。

  PIC芯片制造的眾多步驟

  制造用于光子學(xué)和電子學(xué)的半導(dǎo)體芯片是世界上最復(fù)雜的過程之一。例如，EFFECT Photonics公司總裁Boudewijn Docter，在他的大學(xué)時(shí)代就描述了一個(gè)總共有243個(gè)步驟的芯片制造過程。

  埃因霍溫科技大學(xué)(TU/e)的副教授焦裕慶用幾個(gè)基本的、簡化的步驟來解釋制造過程：

  1、生長或沉積你的芯片材料

  2、在材料上打印一個(gè)圖案

  3、將圖案蝕刻在材料上

  4、做一些清潔和額外的表面處理

  5、回到第1步，根據(jù)需要重復(fù)

  當(dāng)然，實(shí)際過程要復(fù)雜得多，需要在上述步驟中循環(huán)往復(fù)幾十次，導(dǎo)致總步驟超過200個(gè)。讓我們更詳細(xì)地了解一下這些基本步驟。

圖2：半導(dǎo)體制造工藝的基本步驟，在一個(gè)制造周期內(nèi)重復(fù)進(jìn)行。整個(gè)晶圓制造過程需要幾十個(gè)這樣的周期。

  1、層狀外延和沉積。不同的芯片器件需要不同的半導(dǎo)體材料層。這些層可以通過一種稱為外延的工藝生長在半導(dǎo)體晶圓片上，或通過其他方法沉積。

圖3：PIC芯片上的器件的簡化例子及其所需的不同材料層。資料來源：Smit等人 (2014)

  2、光刻技術(shù)(即印刷)。有幾種光刻方法，但用于大批量芯片制造的是投影光學(xué)光刻法。半導(dǎo)體晶片上涂有一種稱為光刻膠的光敏聚合物薄膜。同時(shí)，設(shè)計(jì)的布局圖案被轉(zhuǎn)移到一種稱為掩模的不透明材料上。光學(xué)光刻系統(tǒng)將掩膜圖案投射到光刻膠上。然后，曝光的光刻膠被顯影(像攝影膠片一樣)以完成圖案印刷。

圖4：不同光學(xué)光刻方法的比較。接觸式和接近式印刷使光罩與樣品接觸或接近。投影光刻式使光罩保持在較遠(yuǎn)的地方，最初的成本較高，但它是大批量制造的首選技術(shù)。資料來源：滑鐵盧大學(xué)J: J. Shen, 滑鐵盧大學(xué)博士論文 (2018)

  3. 蝕刻：在光阻上 "打印 "出圖案后，就需要去除(或蝕刻)部分半導(dǎo)體材料，以便將圖案從光阻上轉(zhuǎn)移到晶圓片上。有幾種技術(shù)可以用來蝕刻材料。

圖5：在蝕刻步驟之前和之后，上面有抗蝕劑(紅色)的半導(dǎo)體晶圓片的例子。

  4. 清潔和表面準(zhǔn)備。蝕刻后，一系列的步驟將在下一個(gè)周期前清潔和準(zhǔn)備表面。

  鈍化。添加電介質(zhì)材料層(如二氧化硅)以 "鈍化 "芯片，使其更能承受環(huán)境的影響。

  平面化。使表面平整，為將來的光刻和蝕刻步驟做準(zhǔn)備。

  金屬化。在晶圓上沉積金屬部件和薄膜。這可能是為了將來的光刻和蝕刻步驟，或在最后為芯片添加電觸點(diǎn)。

  圖6總結(jié)了一個(gè)InP光子設(shè)備在經(jīng)過層外延、蝕刻、電介質(zhì)沉積和平面化以及金屬化等步驟后的情況。

圖6：半導(dǎo)體晶片結(jié)構(gòu)的橫截面：(a)外延生長，(b)蝕刻，(c)鈍化和平面化，(d)金屬化。

  PIC芯片昂貴的測試和封裝過程

  芯片制造是一個(gè)有許多變數(shù)的過程，因此需要大量的測試，以確保制造的芯片與最初的設(shè)計(jì)和仿真一致。一旦這一點(diǎn)得到認(rèn)證和合格，接下來就是PIC封裝的過程。

  雖然封裝和測試的成本只是電子系統(tǒng)成本的一小部分，但光子系統(tǒng)的情況正好相反。埃因霍溫技術(shù)大學(xué)(TU/e)的研究人員估計(jì)，對于大多數(shù)磷化銦(InP)光子設(shè)備，封裝和測試的成本可以達(dá)到總模塊成本的80%左右。有許多研究工作正在進(jìn)行，以降低這些成本。

圖7. 基于InP的 PIC芯片的工藝成本明細(xì)，以及占總制造成本的百分比。資料來源：Latkowski等人，2019年

  特別是在一個(gè)新芯片的第一次流片之后，會有幾輪特征提取、驗(yàn)證和修訂，以確保芯片的性能符合規(guī)格。在這第一輪的特征提取和驗(yàn)證之后，芯片必須為大規(guī)模生產(chǎn)做好準(zhǔn)備，這需要在幾個(gè)不同的環(huán)境條件下進(jìn)行一系列的可靠性測試。例如，不同的應(yīng)用需要對芯片的工作溫度進(jìn)行不同的認(rèn)證。

表1：比較不同溫度硬化標(biāo)準(zhǔn)的溫度范圍，包括工業(yè)、汽車以及全面軍事應(yīng)用

  總結(jié)

  制作光子集成電路的過程是非常漫長和復(fù)雜的，本文描述的步驟僅僅是整個(gè)過程的簡化。它需要全世界不同領(lǐng)域的專家在芯片設(shè)計(jì)、制造和測試方面的大量知識。EFFECT Photonics公司是由親自制造這些芯片的人創(chuàng)立的，他們對這一過程有深入的了解，并建立了聯(lián)系和網(wǎng)絡(luò)來大規(guī)模開發(fā)尖端的PIC芯片。

  逍遙科技 | 編譯自 Effect Photonics