華為公布“芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備”專利

  ICC訊 5 月 6 日消息，國家知識產(chǎn)權(quán)局信息顯示，今日，華為技術(shù)有限公司公開了“芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備”專利，公布號為 CN114450786A。

  IT之家了解到，專利摘要顯示，該申請涉及電子技術(shù)領(lǐng)域，用于解決如何將多個副芯片堆疊單元可靠的鍵合在同一主芯片堆疊單元上的問題。

  專利文件顯示，芯片堆疊封裝結(jié)構(gòu)包括：

  主芯片堆疊單元，具有位于第一表面上的絕緣且間隔設(shè)置的多個主管腳;

  第一鍵合層，設(shè)置于第一表面上;第一鍵合層包括絕緣且間隔設(shè)置的多個鍵合組件;

  多個鍵合組件中的每個包括至少一個鍵合部，任意兩個鍵合部絕緣設(shè)置，且任意兩個鍵合部的橫截面積相同;多個鍵合組件分別與多個主管腳鍵合;

  多個副芯片堆疊單元，設(shè)置于第一鍵合層遠(yuǎn)離主芯片堆疊單元一側(cè)的表面;

  副芯片堆疊單元具有絕緣且間隔設(shè)置的多個微凸點;多個微凸點中的每個與多個鍵合組件中的一個鍵合。