清華大學開發(fā)超高速光電計算芯片：“掙脫”摩爾定律，算力提升 3000 倍

  據(jù)清華新聞網(wǎng)報道，清華大學自動化系戴瓊海院士、吳嘉敏助理教授與電子工程系方璐副教授、喬飛副研究員聯(lián)合攻關(guān)，提出了一種“掙脫”摩爾定律的全新計算架構(gòu)：光電模擬芯片，算力達到目前高性能商用芯片的 3000 余倍。

  相關(guān)成果以“高速視覺任務(wù)中的純模擬光電芯片”(All-analog photo-electronic chip for high-speed vision tasks)為題，以長文(article)形式發(fā)表在《自然》(Nature)期刊上。

  報道稱，如果用交通工具的運行時間來類比芯片中信息流計算的時間，那么這枚芯片的出現(xiàn)，相當于將京廣高鐵 8 小時的運行時間縮短到 8 秒鐘。

  據(jù)介紹，在這枚小小的芯片中，清華大學攻關(guān)團隊創(chuàng)造性地提出了光電深度融合的計算框架。從最本質(zhì)的物理原理出發(fā)，結(jié)合了基于電磁波空間傳播的光計算，與基于基爾霍夫定律的純模擬電子計算，“掙脫”傳統(tǒng)芯片架構(gòu)中數(shù)據(jù)轉(zhuǎn)換速度、精度與功耗相互制約的物理瓶頸，在一枚芯片上突破大規(guī)模計算單元集成、高效非線性、高速光電接口三個國際難題。

  實測表現(xiàn)下，光電融合芯片的系統(tǒng)級算力較現(xiàn)有的高性能芯片架構(gòu)提升了數(shù)千倍。在研發(fā)團隊演示的智能視覺任務(wù)和交通場景計算中，光電融合芯片的系統(tǒng)級能效(單位能量可進行的運算數(shù))實測達到了 74.8 Peta-OPS / W，是現(xiàn)有高性能芯片的 400 萬余倍。形象地說，原本供現(xiàn)有芯片工作一小時的電量，可供它工作 500 多年。

  更進一步，該芯片光學部分的加工最小線寬僅采用百納米級，而電路部分僅采用 180nm CMOS 工藝，已取得比 7 納米制程的高性能芯片多個數(shù)量級的性能提升。與此同時，其所使用的材料簡單易得，造價僅為后者的幾十分之一。

  清華大學戴瓊海院士、方璐副教授、喬飛副研究員、吳嘉敏助理教授為該文的共同通訊作者，博士生陳一彤、博士生麥麥提 那扎買提、許晗博士為共同第一作者，孟瑤博士、周天貺助理研究員、博士生李廣普、范靜濤研究員、魏琦副研究員共同參與研究。該課題得到科技部 2030“新一代人工智能”重大項目、國家自然科學基金委基礎(chǔ)科學中心項目等的支持。

  附論文鏈接：

  https://doi.org/10.1038/s41586-023-06558-8